

XADC 입력 및 AXI 인터페이스를 활용한

16-Point DFT 이퀄라이저 하드웨어 구조 설계

Table of Contents.

01 프로젝트 개요

02 배경지식

03 시스템 아키텍처

04 검증 환경 및 설계구조
검증

05
결론

프로젝트 개요

01 배경

02 설계 목표


03 프로젝트 일정

04 역할 분담

배경


01 소리 크기 중심의 감지 방식

- 기존의 단순 소리 감지 방식은 입력 신호의 크기만을 기준으로 동작하기 때문에, 소리의 세부적인 특성이나 주파수 성분을 확인하기 어렵다.




02 실시간 데이터 이동 및 저장의 어려움

- 음향 신호는 연속적으로 입력되기 때문에 변환된 데이터를 안정적으로 저장하고 처리하는 구조가 필요하다.




03 분석 결과 확인의 한계



- DFT 연산 결과는 각 주파수 성분의 크기가 수치 데이터로 출력되기 때문에, 사용자가 주파수 분포를 직관적으로 파악하기 어렵다.




설계 로표



프로젝트 일정

	6/24	6/25	6/26	6/27	6/28	6/29	6/30
주제선정 및 역할 분담	 						
RTL설계		 					
코드 통합					 		
ppt발표 및 발표 준비					 		

실제 계획 

예상 계획 

회 담

이재강



• 신호처리 연산부

- 입력 샘플 데이터를 받아 DFT 연산 수행
- 주파수 성분 크기 계산
- 결과 데이터 저장 요청

정병욱



• 메인 컨트롤 및 DMA 제어부

- 전체 시스템 동작 순서 제어
- XADC 데이터 수신 타이밍 제어
- DMA 전송 제어

문호성



• 입력부

- MAX9814 아날로그 신호 입력
- XADC 샘플링 제어
- 12비트 디지털 데이터 변환
- AXI-Stream 출력


차정태



• 출력부

- DFT Magnitude 기반 LED Bitmap 변환
- MAX7219 초기화 및 직렬 전송 제어

김민석



• 메모리 이동 및 제어

- 입력 샘플과 DFT 결과 데이터를 BRAM에 저장/읽기
- 버스 라우팅, 주소 제어
- 데이터 버퍼링 제어

배경지식

01 사운드 모듈

02 XADC

03 DFT

04 AXI


사운드 모듈

max9814

- 마이크로폰(Microphone)으로 입력된 주변의 소리(음향 신호)를 처리하기 적합한 크기의 아날로그 전압 신호로 증폭하여 출력하는 마이크로폰 증폭기(앰프) 모듈입니다.

주요 특징

- 내장형 자동 이득제어
- 2.7V~5.5V공급 전압 범위
- 3단계 증폭률 수동 설정 (40db, 50db, 60db)
- 매우 낮은 입력 노이즈 밀도
- 유사 미세한 소리 신호를 XADC가 인식하여 실시간 증폭 변환



<MAX9814 실물 사진>


XADC

XADC

- FPGA내부에 내장된 아날로그 - 디지털 변환기입니다. 외부에서 들어오는 아날로그 신호를 디지털 데이터로 변환하는 역할입니다.

주요 특징

- 듀얼 12비트 1Mps 아날로그 - 디지털 컨버터
 - 듀얼 독립 트랙 앤 홀드(T/H)증폭기
 - 16개의 외부 아날로그 입력 채널
 - 온도 및 전원 전압 센서 내장
- MAX9814의 아날로그 전압을 초당 1000번 샘플링하여 12비트 디지털 값으로 실시간 변환



<XADC 내부
구조>


DFT

DFT

- 시간 영역의 시간영역에서 주파수 영역으로 변환해 주는 수학적 연산이자 신호처리의 핵심 알고리즘입니다.

주요 역할

- 시간 영역 신호를 주파수 성분으로 분해
 - 입력 신호 안에 어떤 주파수가 포함되어 있는지 확인
 - 각 주파수 성분의 크기를 계산하여 시각화 가능
- 본 프로젝트에서는 회전인자를 이용해 DFT를 구현함




<DFT의 동작
개념도>

AXI (Advanced eXtensible Interface)

FPGA 내부의 프로세서, 메모리, IP 블록을 연결하는 AMBA 표준 인터페이스



핵심 전송 원리




- **VALID** : 송신 측이 유효한 데이터 준비
- **READY** : 수신 측이 데이터 수신 가능
- **Handshake** : 두 신호가 동시에 1일 때 전송

AXI4-Lite, AXI4-Stream, AXI4 Memory-Mapped

AXI4-Lite

제어, 설정용 인터페이스
레지스터 접근에 사용
Burst 미지원, 구조가 단순함




AXI4-Stream

연속 데이터 전송용 인터페이스
주소 없이 데이터만 흐름
VALID / READY 기반



AXI4-Memory-Mapped

메모리 주소 기반 읽기/쓰기
Burst 전송 지원
BRAM, DDR, DMA 연동에 사용




본 시스템에서는 **AXI4-Lite**로 제어하며, **AXI4 Memory-Mapped**으로 메모리에 접근한다

시스템 아키텍처

- 01 전체 구조도
- 02 AXI Bus & Main Control Unit
- 03 XADC 입력부
- 04 DFT Core
- 05 LED 출력부

전체 구조도





AXI Bus & Main Control Unit

● AXI Bus

- AXI4-Lite : 제어 신호 전달
- AXI4-Stream : 샘플 데이터 전달
- AXI-MM : BRAM Read / Write
- Interconnect : 메모리 접근 경로 연결

● Main Control Unit

- 전체 동작 순서 제어
- Capture → DMA → DFT → LED 순차 실행
- Done 신호 확인 후 다음 상태로 전환



AXI 버스 구조 및 Main_CU 상태 전이도

XADC 입력부

1. 아날로그 음향 신호 입력

- MAX9814 마이크 모듈에서 출력되는 아날로그 음향 신호를 입력받습니다.

1. XADC 변환


- XADC가 아날로그 전압 신호를 샘플링하여 12비트 디지털 샘플 데이터로 변환합니다.

1. AXI-Stream 출력


- 변환된 12비트 샘플데이터는 AXI-Stream 인터페이스를 통해 FIFO및 AXI-DMA로 전달됩니다.

1. 후단 모듈로 데이터 제공


- AXI-DMA를 통해 BRAM에 저장된 샘플 데이터는 DFT Core의 입력 데이터로 사용됩니다.



DFT Core




DFT Core



- **Ping-pong buffer** : 입력 프레임 저장 및 연산 프레임 분리
- **Twiddle rom array** : 각 DFT bin 연산에 필요한 고정 회전인자 값을 제공
- **Bin mac array** : 8개 주파수 bin에 대해 MAC 기반 DFT 연산 수행
- **Magnitude scale** : Real/Imag 결과를 magnitude로 변환하고 4bit 범위로 정규화
- **Output packer** : Bin1~Bin8 결과를 하나의 32-bit word로 패킹

DFT Core




- 각 단계는 FSM에 의해 clock 기준으로 제어
- 한 프레임 = 8개의 32-bit input word
- MAC 연산은 8-cycle 동안 수행
- Magnitude 계산은 pipeline 구조로 순차 진행
- Output packing 후 frame_valid 출력

LED 출력부

LED 출력부 구조


담당 역할

1. DFT에서 변환된 8개 Bin Height를 32 x 8 LED 막대 그래프로 변환하여 출력
 - 입력 : 32-bit Packed Height Word, AXI4-Lite 설정값
 - 처리 : Height Unpack -> 32 x 8 Bitmap 생성 -> 64-bit Row Frame
 - 출력 : MAX7219 x 4에 DIN, CS, CLK전송



LED

출력부 동작 및 설계 방식



검증환경 및 설계구조 검증

01 검증 목표 설정

02 검증 환경 구성


03 검증 수행 결과

04 트러블 슈팅

검증 목표

설계

검증 흐름




검증 환경 구성

검증 환경

- Target Board : basys 3
- DC Power Supply
- PC

사용한 sw

- python
- vivado





검증 수행 결과

Basys3 보드를 통한 기능 검증 환경 구성

- basys3 보드를 통한 기능 검증 환경구성
환경은 max9814, max7219 led matrix 등
구상한 설계 검증 환경과 동일한 환경을
구성하여 검증을 수행함

LED Dot Matrix 출력 검증

- max7219 led matrix를 이용한 시각화
결과 검증 DFT 결과 데이터가 max7219
led matrix에 막대그래프 형태로
출력되는지 확인하고, 주파수 Bin 값에
따라 LED 점등 높이가 변화하는 것을
검증함




<실제 검증 환경 및 LED 출력>


검증 수행 결과

대시보드 기반 파형 검증

- DFT Core 출력 데이터를 대시보드에서 파형으로 확인
- 입력 신호 변화에 따른 주파수 Bin 값 변화 검증
- Python 시뮬레이션 결과와 비교하여 연산 결과 확인



< Python 결과 >




< 실제 결과 >

검증 수행

검증

Vivado Timing Diagram 검증

- Testbench 파형으로 DFT Core의 동작 순서 확인
- 입력 샘플 수신 → DFT 연산 → 결과 출력 흐름 검증
- 결과 데이터가 32-bit packed 형식으로 정상 출력되는지 확인



트러블 슈팅

01 XADC IP AXI 설정 오류

- MAX9814 출력 전압이 XADC 입력 허용 범위를 초과할 가능성이 있어 입력 신호 안정성 문제가 발생
- 입력 신호 범위를 확인하고 전압 레벨을 조정하여 XADC가 안정적으로 샘플링할 수 있도록 개선

02 AXI-Stream 출력 Bit Width 불일치

- XADC 출력 데이터와 후단 FIFO/DMA/BRAM의 데이터 폭이 맞지 않아 전송이 불가함.
- 12비트 샘플 데이터를 16/32비트 단위로 정렬하여 구조 변경

03 XADC 입력 데이터 노이즈

문제


- 샘플링 주파수 밖의 신호의 **aliasing**으로 인한 주파수 성분이 누적으로 정확한 파형 분석이 어려움.
- XADC 출력단에 필터를 추가하여 샘플 데이터를 안정화

결론

01 시연 영상

02 개선방향

시연 영상



개선 방향

FFT 알고리즘 적용

- DFT 대신 FFT를 적용하여 연산량 감소 -> 실시간 신호 처리 성능 향상
- 동일한 샘플 수에서 더 빠른 주파수 변환이 가능하여 하드웨어 자원 사용 효율 향상

출력 인터페이스 개선

- LED Dot Matrix 출력에서 OLED/VGA 출력으로 확장하여 주파수 스펙트럼의 표현 해상도 향상
- 주파수 성분을 막대그래프 형태로 표시하여 분석 결과의 직관성 향상

주파수 해상도 향상

- 16-Point에서 32/64-Point로 확장 -> 보다 정밀한 주파수 분석 가능
- 더 많은 샘플 데이터를 기반으로 세밀한 주파수 성분 구분 가능

AXI Bus 최적화

- AXI Burst Transfer 사용하여 데이터 전송 속도 향상
- FIFO 버퍼 크기를 최적화하여 연속적으로 입력되는 음성 데이터의 손실을 줄임

QR



<코드
>



<영상
>